ダイナミック超微小硬度計による半導体薄膜の硬度評価

半導体デバイスの基盤となるシリコンウエハは、トランジスタや配線構造を形成するための“土台”であり、シリコンウエハ上にはさまざまな機能を持った薄膜が積層されています。この薄膜の品質や機械特性はデバイスの性能・信頼性・製造歩留まりに直結します。
本事例では、絶縁膜として利用される二酸化ケイ素(SiO)および窒化ケイ素(SiN)の薄膜を対象に、ナノ領域での硬さ・弾性率評価を実施しました。

① SiO薄膜 （膜厚約1.2 μm、シリコンウエハ上成膜）
② SiN薄膜 （膜厚約1.2 μm、シリコンウエハ上成膜）

SiO薄膜・・・ 優れた絶縁性と界面安定性を活かしたゲート絶縁膜やパッシベーション膜
SiN薄膜・・・ バリア性と機械強度を活かした保護膜やストレス制御膜

ナノインデンテーション法　(ISO 14577)による硬度測定を行いました。
試験条件は、押し込み深さが膜厚の1/10以下となる試験力を設定しました。
基板上に成膜された薄膜の場合、膜厚の1/10以下の深さまでの測定にすることにより、基板の影響を受けることなく薄膜のみの評価が可能です。

各試料の試験結果を表1および表2に、「試験力-押し込み深さ」の重ね描きグラフを図1に示します。
硬度評価は、マルテンス硬さ（HMT115）、換算ビッカース硬さ（HV*）および押し込み弾性率(Eit)、以上3つの特性値により行いました。

図1　試験力-深さグラフ

表1　SiO薄膜の試験結果

	Fmax	hmax	HMT115	HV*	Eit [GPa]
	[mN]	[μm]	[N/mm2]
1	2.52	0.102	2,443	492	60
2	2.51	0.101	2,478	542	58
3	2.53	0.102	2,456	498	61
平均	2.52	0.102	2,459	511	67

 

表2 SiN薄膜の試験結果

	Fmax	hmax	HMT115	HV*	Eit [GPa]
	[mN]	[μm]	[N/mm2]
1	2.53	0.069	4,066	924	112
2	2.52	0.069	4,083	878	113
3	2.52	0.069	4,057	853	113
平均	2.52	0.069	4,069	8850	113

（注）表中の各記号の意味は、下記の通りです。
	Fmax	：	最大試験力
	hmax	：	Fmaxにおける押し込み深さ
	HMT115	：	115°三角すい圧子によるマルテンス硬さ
	HV*	：	換算ビッカース硬さ
	Eit	：	押し込み弾性率

押し込み弾性率（Eit）の計算には、試料のポアソン比の情報が必要です。今回は一般的に使用されるSiO=0.17、SiN=0.27を使用しました。

結果より、マルテンス硬さ（HMT115）、換算ビッカース硬さ（HV*）および押し込み弾性率(Eit)の高い試料の順序は次のとおりです。

SiN薄膜は硬さ、弾性率ともにSiO薄膜よりも高く、保護膜としての性能が優れていることが確認できました。

ナノインデンテーション法による硬度測定は、基板（シリコンウエハ）上に成膜された薄膜でも基板の影響を考慮した条件設定により薄膜のみの硬度特性を評価できるため、半導体薄膜の開発において有用な評価方法となります。

業務案内

2017.09.13　307,2026.07.14 153